Estado de soporte técnico de MT3620

Este documento describe el estado actual del soporte de Azure Sphere para MediaTek MT3620. Es posible que también desee hacer referencia al Informe de producto MT3620, que está disponible para su descarga en la página web de MediaTek MT3620. Además, MediaTek produce la Guía de usuario de hardware MT3620, que es una guía detallada para integrar el MCU MT3620 en su propio hardware.

Si tiene solicitudes de características o comentarios, agradecemos sus comentarios en el foro de la comunidad Azure Sphere.

Diagrama de bloques MT3620

El diagrama de bloques muestra la compatibilidad proporcionada para cada componente MT3620. Las secciones que siguen al diagrama proporcionan detalles adicionales sobre estos componentes.

Periféricos de E/S

El diseño MT3620 incluye un total de 76 clavijas de E/S programables. Como se muestra en las dos tablas siguientes, la mayoría de los pines se multiplexa entre E/S de uso general (GPIO) y otras funciones. Además de los pin de GPIO enumerados, GPIO12-23 están disponibles en los pines MT3620 27-38 respectivamente.

Haciendo referencia a la tabla siguiente, los pins marcados como "SIN USAR" no son usados por el periférico ISU asociado y se pueden configurar para su uso como pin de GPIO.

GPIO/PWM/contadores

Algunas clavijas son multiplexadas entre GPIO, modulación de ancho de pulso (PWM) y contadores de hardware.

Las funciones de GPIO admitidas actualmente son configurar la salida alta/baja y la entrada de lectura. También se admiten los modos de conducción de drenaje/código abierto abiertos y el control de la intensidad de la conducción. Las interrupciones externas se admiten en el núcleo M4, pero no en el núcleo A7.

El MT3620 tiene 12 canales PWM, identificados por PWM0-PWM11. Están organizados en 3 grupos de 4 canales. Cada grupo está asociado con un controlador PWM (PWM-CONTROLLER-0, PWM-CONTROLLER-1, PWM-CONTROLLER-2). Los canales PWM y GPIO anclan GPIO0 a través de GPIO11 mapa a los mismos pines en el MT3620. Si su aplicación utiliza un controlador PWM, todos los pin asociados con ese controlador se asignan para su uso como salidas PWM y ninguno de ellos se puede utilizar para GPIO.

El hardware PWM se puede configurar para usar una de tres frecuencias de reloj fijo: 32 KHz, 2 MHz (XTAL/13) o 26 MHz (XTAL). En los núcleos en tiempo real (RT), una aplicación en tiempo real (RTApp) puede seleccionar qué reloj usar como base. En el núcleo de alto nivel (A7), el controlador de Linux siempre usará el reloj de 2 MHz. Esto da como resultado el ciclo de servicio y las limitaciones de período en aplicaciones de alto nivel, como se explica en El uso de PWMs en aplicaciones de alto nivel.

Bloques de interfaz serie (ISU)

El diseño mt3620 incluye cinco bloques de interfaz serie, cada uno de los cuales contiene cinco pines. (Estos bloques también se denominan ISU, para "I2C, SPI, UART"). Estos bloques de interfaz serie pueden multiplexar GPIO, transmisor asincrónico universal receptor (UART), circuito integrado (I2C) e interfaz de periféricos serie (SPI).

UART es compatible con 1200, 2400, 4800, 9600, 19200, 38400, 57600, 115200, 230400, 460800, 500000, 576000, 921600, 1000000, 1152000, 1500000 y 2000000 baud. Hay un búfer de recepción de hardware de 32 bytes. Se admiten las siguientes opciones de configuración de UART, con 8N1 (8 bits de datos, 1 bit de detención y ninguna paridad) como configuración predeterminada:

• Bit de datos: 5, 6, 7 y 8.
• Bit de detención: 1 y 2.
• Paridad: impar, par y ninguno.
• Modo de control de flujo: RTS/CTS, XON/XOFF, y ningún control de flujo.

Las transacciones SPI son compatibles hasta 40 MHz. Puede conectar hasta dos dispositivos SPI subordinados a cada ISU. Cuando utiliza un puerto ISU como interfaz maestra SPI, no puede utilizar el mismo puerto que una interfaz I2C o UART. Las operaciones SPI de lectura y escritura bidireccional simultáneas (dúplex completo) dentro de una transacción de bus único no son compatibles. Se admiten las siguientes configuraciones de SPI:

• Modo de comunicación (polaridad del reloj, fase del reloj): modo SPI 0 (CPOL = 0, CPHA = 0), modo SPI 1 (CPOL = 0, CPHA = 1), modo SPI 2 (CPOL = 1, CPHA = 0) y modo SPI 3 (CPOL = 1, CPHA = 1).
• Orden de bits: se envía primero el valor menos significativo y el más significativo se envía en primer lugar.
• Polaridad selecta del chip: activo-alto, activo-bajo. Active-low es la configuración predeterminada.

Las direcciones de dispositivo subordinadas de 7 bits son compatibles con I2C. No se admiten direcciones subordinadas I2C de 8 bits o 10 bits. Cuando utiliza un puerto ISU como interfaz maestra I2C, no puede utilizar el mismo puerto que una interfaz SPI o UART. Las lecturas I2C de 0 bytes no son compatibles. Se admiten las siguientes opciones de configuración de I2C:

• Velocidades de bus de 100 KHz, 400 KHz y 1 MHz.
• Tiempo de espera personalizado para operaciones.

I2S

Dos bloques de cinco pines están multiplexados entre GPIO e I2S. Actualmente, I2S solo es compatible con aplicaciones M4.

ADC

El MT3620 contiene un ADC de 12 bits con 8 canales de entrada. Un bloque de ocho pines se multiplexa entre GPIO y el ADC. Los canales de entrada ADC y GPIO ancla GPIO41 a GPIO48 se asignan a las mismas clavijas en el MT3260. Sin embargo, si su aplicación utiliza el ADC, entonces los 8 pins se asignan para su uso como entradas ADC y ninguno de ellos se puede utilizar para GPIO.

Subsistemas ARM Cortex-M4F

El MT3620 incluye dos subsistemas ARM Cortex-M4F de uso general, cada uno de los cuales tiene un bloque dedicado GPIO/UART.

El MT3620 admite una velocidad de reloj predeterminada de 26 MHz. Sin embargo, cada núcleo M4 se puede configurar independientemente para ejecutarse a cualquier velocidad de reloj entre 1 MHz y 200 MHz estableciendo su registro de HCLK_CK_CTRL. El siguiente código muestra una manera de establecer la velocidad de reloj a 200 MHz:

        volatile unsigned int *hclk_ck_ctrl = (unsigned int *)0x2101000c;

        *hclk_ck_ctrl = 0x00040200;

Los subsistemas ARM Cortex-M4F se pueden programar para admitir interrupciones externas. Consulte Utilizar interrupciones externas en aplicaciones compatibles con tiempo real para obtener más información.

Subsistema de procesador de aplicaciones

El subsistema ARM Cortex-A7 ejecuta una aplicación de cliente junto con el kernel, los servicios y bibliotecas basados en Linux suministrados por Microsoft.

El servicio UART está dedicado a la funcionalidad del sistema para el subsistema A7. No está disponible para el uso de aplicaciones del cliente.

Las aplicaciones de cliente no pueden usar el bloque de fusible electrónico programable de un solo uso, para almacenar información específica del dispositivo.

subsistema de Wi-Fi

El subsistema de Wi-Fi es compatible actualmente con IEEE 802.11 b/g/n a 2,4 GHz y 5 GHz.

Actualmente, Azure Sphere solo admite wpa2, EAP-TLS y autenticación abierta (sin contraseña).

Consulte Herramientas de prueba de RF para obtener información sobre pruebas y calibración de radiofrecuencias.

Control de energía

El MT3620 incluye funciones de apagado y perfil de energía para controlar el consumo de energía. Consulte Consideraciones de Power Down y Consideraciones de power profile para obtener más información.

Relojes y fuentes de alimentación

El cristal principal actualmente solo puede ser de 26 MHz. Las frecuencias de cristal distintas de 26 MHz no son compatibles actualmente con el software.

Detección de color marrón

Actualmente no se admite la detección de brownout.

Temporizadores de perros de vigilancia de hardware

El MTK3620 incluye varios temporizadores de vigilancia:

• Un temporizador de vigilancia dedicado para su uso por el dominio de seguridad plutón. Este temporizador de vigilancia no está disponible para su uso por parte de las aplicaciones.
• Un temporizador de vigilancia disponible para el procesador de aplicaciones. El sistema operativo Azure Sphere usa este temporizador de vigilancia para los servicios del sistema. Este temporizador de vigilancia no está disponible para las aplicaciones.
• Un temporizador de vigilancia para cada uno de los núcleos en tiempo real. Estos temporizadores de vigilancia están disponibles para aplicaciones en tiempo real.

Para obtener más información, vea Usar un temporizador de vigilancia en una RTApp .

SWD, SWO

Serial-wire debug (SWD, pins 98-99) es compatible solamente para aplicaciones M4. La salida de cable de serie (SWO, pin 100) no es compatible actualmente. La depuración de una aplicación A7 es compatible con un mecanismo basado en gdb suministrado por Microsoft.

RAM y flash

El MT3620 incluye aproximadamente 5 MB de RAM en matriz, incluidos 256 KiB en cada subsistema de E/S y 4 MB en el subsistema de aplicación A7.

El MT3620 se puede pedir con 16 MB de memoria flash SPI.

Para obtener información sobre la RAM y flash disponibles para las aplicaciones, consulte Memoria disponible para aplicaciones.

Compatibilidad con pruebas de fabricación

La documentación y las utilidades para apoyar la integración de aplicaciones de prueba de fabricación personalizadas con los procesos de fábrica aún no están disponibles.

Pinout