PCI_X_CAPABILITY struttura (miniport.h)

La struttura PCI_X_CAPABILITY segnala il contenuto del comando e dei registri di stato di un dispositivo conforme alla specifica del bus locale PCI-X.

Sintassi

typedef struct {
  PCI_CAPABILITIES_HEADER Header;
  union {
    struct {
      USHORT DataParityErrorRecoveryEnable : 1;
      USHORT EnableRelaxedOrdering : 1;
      USHORT MaxMemoryReadByteCount : 2;
      USHORT MaxOutstandingSplitTransactions : 3;
      USHORT Reserved : 9;
    } bits;
    USHORT AsUSHORT;
  } Command;
  union {
    struct {
      ULONG FunctionNumber : 3;
      ULONG DeviceNumber : 5;
      ULONG BusNumber : 8;
      ULONG Device64Bit : 1;
      ULONG Capable133MHz : 1;
      ULONG SplitCompletionDiscarded : 1;
      ULONG UnexpectedSplitCompletion : 1;
      ULONG DeviceComplexity : 1;
      ULONG DesignedMaxMemoryReadByteCount : 2;
      ULONG DesignedMaxOutstandingSplitTransactions : 3;
      ULONG DesignedMaxCumulativeReadSize : 3;
      ULONG ReceivedSplitCompletionErrorMessage : 1;
      ULONG CapablePCIX266 : 1;
      ULONG CapablePCIX533 : 1;
    } bits;
    ULONG AsULONG;
  } Status;
} PCI_X_CAPABILITY, *PPCI_X_CAPABILITY;

Members

Header

Contiene una struttura di tipo PCI_CAPABILITIES_HEADER che identifica la funzionalità e fornisce un collegamento alla descrizione della funzionalità successiva.

Command

Definisce l'unione dei comandi .

Command.bits

Definisce la struttura Command.bits .

Command.bits.DataParityErrorRecoveryEnable

Indica che il bit di recupero degli errori di parità dei dati è impostato nel registro dei comandi del dispositivo e il dispositivo tenterà di recuperare da errori di parità dei dati. Per altre informazioni sul significato del valore nel bit di recupero degli errori di parità, vedere la specifica del bus locale PCI.

Command.bits.EnableRelaxedOrdering

Indica che il bit di ordinamento rilassato è impostato nel registro dei comandi del dispositivo. Ciò lascia il dispositivo libero di adottare un criterio di ordinamento delle transazioni più rilassato. Per altre informazioni sul modo in cui questo ordinamento delle transazioni influisce su bit, vedere La specifica del bus locale PCI.

Command.bits.MaxMemoryReadByteCount

Segnala il numero massimo di byte, registrato nel registro dei comandi, usato dal dispositivo quando si avvia un comando di lettura della memoria burst. Per altre informazioni su come questo effetto bit legge i comandi, vedere La specifica del bus locale PCI.

Command.bits.MaxOutstandingSplitTransactions

Segnala il numero massimo di transazioni di divisione, registrate nel registro dei comandi, che il dispositivo può avviare in modo asincrono. Per altre informazioni sul modo in cui questo valore influisce sulle transazioni di divisione, vedere La specifica del bus locale PCI.

Command.bits.Reserved

Riservato.

Command.AsUSHORT

Segnala i dati nel registro dei comandi del dispositivo sotto forma di un intero lungo senza segno.

Status

Definisce l'unione Status .

Status.bits

Definisce la struttura Status.bits .

Status.bits.FunctionNumber

Indica il valore nel campo numero di funzione di un indirizzo di una transazione di configurazione di tipo 0. Per altre informazioni sul significato di questo numero, vedere La specifica del bus locale PCI.

Status.bits.DeviceNumber

Indica il valore nel campo numero di dispositivo dell'indirizzo di una transazione di configurazione di tipo 0. Per altre informazioni sul significato di questo numero, vedere La specifica del bus locale PCI.

Status.bits.BusNumber

Indica il numero del segmento del bus in cui si trova il dispositivo. Per altre informazioni sul significato di questo numero, vedere La specifica del bus locale PCI.

Status.bits.Device64Bit

Indica quando il bus è a 64 bit. Quando 0 il bus è a 32 bit di larghezza. Per altre informazioni sul significato del dispositivo del registro di stato a 64 bit, vedere la specifica del bus locale PCI.

Status.bits.Capable133MHz

Indica quando 1 che la frequenza operativa massima del dispositivo è 133 MHz. Indica quando la frequenza operativa massima del dispositivo è 66 MHz. Per altre informazioni sul significato del registro di stato in grado di 133 Mhz, vedere la specifica del bus locale PCI.

Status.bits.SplitCompletionDiscarded

Indica quando il dispositivo ha eliminato una transazione di completamento di divisione perché il richiedente l'ha rifiutata. Un valore pari a 0 indica che il dispositivo non ha rimosso alcuna transazione di completamento di divisione poiché il completamento della suddivisione del registro di stato è stato eliminato per l'ultima volta. Per altre informazioni sul completamento della suddivisione del registro di stato ignorato, vedere La specifica del bus locale PCI.

Status.bits.UnexpectedSplitCompletion

Indica quando il dispositivo ha ricevuto una transazione di completamento diviso con l'ID del richiedente del dispositivo. Indica quando il dispositivo non ha ricevuto questo tipo di transazione. Per altre informazioni sul significato del bit di completamento di suddivisione imprevisto del registro di stato, vedere la specifica del bus locale PCI.

Status.bits.DeviceComplexity

Indica quando 1 che il dispositivo è un dispositivo bridge. Quando 0 il dispositivo non è un dispositivo bridge. Per altre informazioni sul significato del bit di complessità del registro di stato, vedere la specifica del bus locale PCI.

Status.bits.DesignedMaxMemoryReadByteCount

Segnala il numero massimo di byte, definito nel registro di stato, usato dal dispositivo quando avvia una sequenza di lettura. Per altre informazioni sul significato di questo valore, vedere La specifica del bus locale PCI.

Status.bits.DesignedMaxOutstandingSplitTransactions

Segnala il numero massimo di transazioni di divisione, definite nel registro di stato, che il dispositivo può consentire in qualsiasi momento. Per altre informazioni sul significato di questo valore, vedere La specifica del bus locale PCI.

Status.bits.DesignedMaxCumulativeReadSize

Segnala il numero massimo di transazioni di lettura della memoria burst definite nel registro di stato, che il dispositivo consente in qualsiasi momento. Per altre informazioni su questo valore, vedere La specifica del bus locale PCI.

Status.bits.ReceivedSplitCompletionErrorMessage

Indica quando 1 il dispositivo ha ricevuto un messaggio di errore di completamento diviso. Indica quando il dispositivo non ha ricevuto un messaggio di errore di completamento diviso.

Status.bits.CapablePCIX266

Definisce il membro ULONGCapablePCIX266.

Status.bits.CapablePCIX533

Definisce il membro ULONGCapablePCIX533.

Status.AsULONG

Segnala i dati nel registro di stato del dispositivo sotto forma di un intero lungo senza segno.

Requisiti

Vedi anche

PCI_CAPABILITIES_HEADER