Estado de Suporte do MT3620

Este documento descreve o estado atual do suporte do Azure Sphere para MediaTek MT3620. Também poderá querer consultar o Resumo do Produto MT3620, que está disponível para transferência na página Web MediaTek MT3620. Além disso, a MediaTek produz o Guia de Utilizador de Hardware MT3620, que é um guia detalhado para integrar o MCU MT3620 no seu próprio hardware.

Se tiver pedidos de funcionalidades ou comentários, agradecemos os seus comentários no fórum da comunidade do Azure Sphere.

Diagrama de bloco MT3620

O diagrama de blocos mostra o suporte fornecido para cada componente mt3620. As secções que se seguem ao diagrama fornecem detalhes adicionais sobre estes componentes.

Periféricos de E/S

A estrutura mt3620 inclui um total de 76 pinos de E/S programáveis. Conforme mostrado nas duas tabelas seguintes, a maioria dos pinos são multiplexados entre E/S (GPIO) para fins gerais e outras funções. Além dos pinos GPIO listados, o GPIO12-23 está disponível em MT3620 pinos 27-38, respetivamente.

Referindo-se à tabela seguinte, os pinos marcados como "NÃO UTILIZADO" não são utilizados pelo periférico ISU associado e podem ser configurados para utilização como pinos GPIO.

GPIO/PWM/contadores

Alguns pinos são multiplexados entre GPIO, modulação da largura do pulso (PWM) e contadores de hardware.

As funções GPIO atualmente suportadas estão a definir a saída elevada/baixa e a entrada de leitura. Os modos de drenagem/open source de condução abertos e o controlo da força da unidade também são suportados. As Interrupções Externas são suportadas no núcleo M4, mas não no núcleo A7.

O MT3620 tem 12 canais PWM, identificados pela PWM0-PWM11. Estão organizados em 3 grupos de 4 canais. Cada grupo está associado a um controlador PWM (PWM-CONTROLLER-0, PWM-CONTROLLER-1, PWM-CONTROLLER-2). Os canais PWM e GPIO afixam o mapa GPIO0 a GPIO11 aos mesmos pinos no MT3620. Se a aplicação utilizar um controlador PWM, todos os pinos associados a esse controlador são alocados para utilização como saídas PWM e nenhum deles pode ser utilizado para GPIO.

O hardware PWM pode ser configurado para utilizar uma de três frequências de relógio fixo: 32 KHz, 2 MHz (XTAL/13) ou 26 MHz (XTAL). Nos núcleos em tempo real (RT), uma aplicação em tempo real (RTApp) pode selecionar o relógio a utilizar como base. No núcleo de alto nível (A7), o controlador Linux utilizará sempre o relógio de 2 MHz. Isto resulta em limitações de período e ciclo de serviço em aplicações de alto nível, conforme explicado em Utilizar PWMs em aplicações de alto nível.

Blocos de interface de série (ISU)

A estrutura mt3620 inclui cinco blocos de interface de série, cada um dos quais contém cinco pinos. (Estes blocos também são denominados ISU, para "I2C, SPI, UART".) Estes blocos de interface de série podem multiplex GPIO, transmissor recetor assíncrono universal (UART), circuito inter-integrado (I2C) e interface periférica série (SPI).

O UART é suportado em 1200, 2400, 4800, 9600, 19200, 38400, 57600, 115200, 230400, 460800, 500000, 576000, 921600, 1000000, 1152000, 1500000 e 2000000 baud. Existe uma memória intermédia de receção de hardware de 32 bytes. As seguintes definições de UART são suportadas, com 8N1 (8 bits de dados, 1 bit de paragem e sem paridade) como predefinição:

• Bit de dados: 5, 6, 7 e 8.
• Bit de paragem: 1 e 2.
• Paridade: ímpar, par, e nenhum.
• Modo de controlo de fluxo: RTS/CTS, XON/XOFF e sem controlo de fluxo.

As transações SPI são suportadas até 40 MHz. Pode ligar até dois dispositivos SPI subordinados a cada ISU. Quando utiliza uma porta ISU como uma interface mestra SPI, não pode utilizar a mesma porta que uma interface I2C ou UART. As operações simultâneas de SPI de leitura e escrita bidirecional (full-duplex) numa única transação de barramento não são suportadas. São suportadas as seguintes definições de SPI:

• Modo de comunicação (polaridade do relógio, fase do relógio): modo SPI 0 (CPOL = 0, CPHA = 0), MODO SPI 1 (CPOL = 0, CPHA = 1), MODO SPI 2 (CPOL = 1, CPHA = 0) e MODO SPI 3 (CPOL = 1, CPHA = 1).
• Ordem de bits: o menos significativo é enviado primeiro e o mais significativo é enviado primeiro.
• Chip selecione polaridade: active-high, active-low. Ativo-baixo é a predefinição.

Os endereços de dispositivo subordinados de 7 bits são suportados para o I2C. Os endereços subordinados I2C de 8 bits ou de 10 bits não são suportados. Quando utiliza uma porta ISU como uma interface mestra I2C, não pode utilizar a mesma porta que uma interface SPI ou UART. As leituras I2C de 0 bytes não são suportadas. São suportadas as seguintes definições de I2C:

• Velocidades de barramento de 100 KHz, 400 KHz e 1 MHz.
• Tempo limite personalizado para operações.

I2S

Dois blocos de cinco pinos são multiplexados entre GPIO e I2S. Atualmente, o I2S é suportado apenas para aplicações M4.

ADC

O MT3620 contém um ADC de 12 bits com 8 canais de entrada. Um bloco de oito pinos é multiplexado entre GPIO e o ADC. Os canais de entrada do ADC e o GPIO afixam o mapa GPIO41 a GPIO48 aos mesmos pinos no MT3260. No entanto, se a sua aplicação utilizar o ADC, todos os 8 pinos são alocados para utilização como entradas ADC e nenhum deles pode ser utilizado para GPIO.

Subsistemas ARM Cortex-M4F

O MT3620 inclui dois subsistemas ARM Cortex-M4F para fins gerais, cada um dos quais tem um bloco GPIO/UART dedicado.

O MT3620 suporta uma taxa de relógio predefinida de 26 MHz. No entanto, cada núcleo M4 pode ser configurado de forma independente para ser executado a qualquer velocidade de relógio entre 1 MHz e 200 MHz ao definir o respetivo registo de HCLK_CK_CTRL. O código seguinte demonstra uma forma de definir a taxa do relógio para 200 MHz:

        volatile unsigned int *hclk_ck_ctrl = (unsigned int *)0x2101000c;

        *hclk_ck_ctrl = 0x00040200;

Os subsistemas ARM Cortex-M4F podem ser programados para suportar interrupções externas. Veja Utilizar interrupções externas em aplicações com capacidade em tempo real para obter detalhes.

Subsistema do processador de aplicações

O subsistema Arm Cortex-A7 executa uma aplicação de cliente juntamente com o kernel, serviços e bibliotecas baseados no Linux fornecido pela Microsoft.

O UART do serviço é dedicado à funcionalidade do sistema para o subsistema A7. Não está disponível para utilização da aplicação do cliente.

O bloco de e-fusível programável único, para armazenar informações específicas do dispositivo, não pode ser utilizado pelas aplicações do cliente.

Subsistema Wi-Fi

O subsistema Wi-Fi está atualmente em conformidade com o IEEE 802.11 b/g/n em conformidade com 2,4 GHz e 5 GHz.

Atualmente, o Azure Sphere só suporta autenticação WPA2, EAP-TLS e aberta (sem palavra-passe).

Veja Ferramentas de teste de RF para obter informações sobre testes de radiofrequência e calibragem.

Controlo de energia

O MT3620 inclui funcionalidades de Power Down e Power Profile para controlar o consumo de energia. Veja Considerações sobre o Power Down e considerações sobre o Power Profile para obter detalhes.

Relógios e fontes de energia

Atualmente, o cristal principal só pode ter 26 MHz. As frequências de cristal que não sejam 26 MHz não são atualmente suportadas no software.

Deteção do Brownout

A deteção do Brownout não é atualmente suportada.

Temporizadores de watchdog de hardware

O MTK3620 inclui vários temporizadores de cão de guarda:

• Um temporizador de cão de guarda dedicado para utilização pelo domínio de segurança plutónio. Este temporizador de watchdog não está disponível para utilização por aplicações.
• Um temporizador watchdog disponível para o processador da aplicação. O SO do Azure Sphere utiliza este temporizador de watchdog para serviços do sistema. Este temporizador de watchdog não está disponível para aplicações.
• Um temporizador de cão de guarda para cada um dos núcleos em tempo real. Estes temporizadores de watchdog estão disponíveis para aplicações em tempo real.

Consulte Utilizar um temporizador de cão de guarda numa RTApp para obter mais informações.

SWD, SWO

A depuração com fios de série (SWD, pins 98-99) é suportada apenas para aplicações M4. A saída com fios de série (SWO, pin 100) não é atualmente suportada. A depuração de uma aplicação A7 é suportada por um mecanismo baseado em gdb fornecido pela Microsoft.

RAM e flash

O MT3620 inclui aproximadamente 5 MB de RAM no dado, incluindo 256 KiB em cada subsistema de E/S e 4 MB no subsistema da aplicação A7.

O MT3620 pode ser encomendado com 16 MB de memória flash SPI.

Para obter informações sobre a RAM e flash disponíveis para aplicações, veja Memória disponível para aplicações.

Suporte de teste de fabrico

A documentação e os utilitários para suportar a integração de aplicações de teste de fabrico personalizados com processos de fábrica ainda não estão disponíveis.

Pinout